Accesibility Adjustments

Choose the right accessibility profile for you
OFF ON
Highlight Links Highlights all the links on the site!
OFF ON
Pause Animations Animations will be paused on the site!
OFF ON
Dyslexia Font Dyslexia Font will be applied on the site!
OFF ON
Hide Images All images will be hidden on the site!
Choose the right accessibility profile for you
Adjust Font Sizing
Default
High Saturation
High Contrast
Light Contrast
Dark Contrast
Adjust Letter Spacing
Default
Adjust Line Height
Default
Speak Mode
Align Center
Align Left
Align Right

SIMULACIJE ELEKTRONSKIH KOLA


Semestar: 1
ECTS: 5
Status: Obavezan
Fond: 2+0+2
Duplikat: Ne
ECTS katalog

Ishodi učenja:

Nakon što student položi ovaj ispit, biće u mogućnosti: 1. Objasniti značaj automatizovanog projektovanja elektronskih kola 2. Primijeniti osnovne naredbe i programske structure VHDLa. 3. Opisati razlike izmedju VHDLa i drugih programskih jezika (C, Paskal,,,). 4. Dati primjer rešavanja osnovnih kombinacionih i sekvencijalnih kola u VHDLu. 5. Demonstrirati rešavanje problema projektovanja kola niske složenosti u FPGA čipovima. 6. Dati primjer realizacije kola niske složenosti na FPGA pločama. 7. Diskutovati problem kod projektovanja FPGA kola u neidealnim uslovima.

Angažovano osoblje

Ime Predavanja Vježbe Laboratorija
DEJAN KARADAGLIĆ2x1
1P
RADOVAN STOJANOVIĆ2x1
1P
//