SIMULACIJE ELEKTRONSKIH KOLA


Semestar: 1
ECTS: 5
Status: Obavezan
Fond: 2+0+2
Duplikat: N
ECTS katalog

Ishodi učenja:

Nakon što student položi ovaj ispit, biće u mogućnosti: 1. Objasniti značaj automatizovanog projektovanja elektronskih kola 2. Primijeniti osnovne naredbe i programske structure VHDLa. 3. Opisati razlike izmedju VHDLa i drugih programskih jezika (C, Paskal,,,). 4. Dati primjer rešavanja osnovnih kombinacionih i sekvencijalnih kola u VHDLu. 5. Demonstrirati rešavanje problema projektovanja kola niske složenosti u FPGA čipovima. 6. Dati primjer realizacije kola niske složenosti na FPGA pločama. 7. Diskutovati problem kod projektovanja FPGA kola u neidealnim uslovima.

Prikaži još

Angažovano osoblje

Ime Predavanja Vježbe Laboratorija
ALEKSANDAR DEDIĆ2x2
21B
RADOVAN STOJANOVIĆ2x1
21B
2x2
21B